Procesado digital de la señal radar
1
Contents

Introducción

Procesado del canal de recepción

Procesado del canal de transmisión

Consideraciones de diseño
2
Introduction


El desarrollo y crecimiento de
la tecnología digital desde los
80 junto con la progresiva
disminución de precio de la
misma ha tenido un impacto
enorme en el desarrollo y el
diseño de los sistemas de
radar
Los avances en la tecnología de
conversores analógico-digitales (ADC) y
digital-analógico (DAC) ha acercado a la
antena la interficie entre los segmentos
analógico y digital.
3
Introduction

Como ejemplo, vamos a comparar los diagramas de
bloques de un radar típico de los 90 con uno moderno de
arquitectura digital
4
Introduction

EJEMPLO DE UN SISTEMA ANALÓGICO CLÁSICO
Bloque analógico

Incluye varios segmentos
de conversión a IF

Incorpora compresión de
pulsos analóicos (PC)
Genera señales en fase y en

Bloque digital
Procesadores de
diferentes tipos:
seguimiento, Doppler
digital, MTI, MTD
cuadratura con un ancho de
banda suficientemente
pequeño tal que los ADCs
disponibles en ese momento
sean capaces de
muestrearlas
5
Introduction

EJEMPLO DE UN SISTEMA RADAR DIGITAL MODERNO
Bloque analógico
El input RF pasa normalmente por
uno o dos estados de conversión a
IF, que se muestrea directamente
con el ADC.
Bloque digital



Un conversor DDC (digital
downconverter) convierte las
muestras de la señal digital a
forma compleja a una
velocidad más baja que pasará
por un compresor de pulsos
digitales y de ahí al segmento
de procesado back-end
El uso de procesado digital
(DSP) puede aumentar el
rango dinámico, la estabilidad y
el rendimiento general del
sistema
Tiene un tamaño reducido y un
coste no superior al de la
arquitectura analógica
6
Receive Channel Processing: Signal Sampling Basics

¿QUÉ ES EL MUESTREADO?
Es el proceso por el cual una señal analógica continua se mide a intervalos
regulares de tiempo (intervalo de muestreo) dando lugar a una secuencia
de números discretos (muestras) que representan el valor de la señal en
dichos instantes
Frecuencia, tasa o velocidad de Nyquist:
fN  B ;
B  Ancho de banda completo
(two - sided)
Es el ancho de banda completo
(two-sided bandwidth) siempre
dos veces el ancho de banda de
frecuencias positivas?
Atención: El muestreo por debajo de Nyquist siempre
da lugar a aliasing, pero un muestreo más
rápido no garantiza por sí solo la ausencia
del mismo
Para señales reales
SÍ
Para señales complejas
NO
7
Receive Channel Processing: Signal Sampling Basics

ALIASING (I)
Es el efecto de muestrear una señal de manera que sus componentes
frecuenciales no representan correctamente la señal en cuestión. Esto
ocurre típicamente, pero no únicamente, cuando se muestrea por debajo
de la frecuencia de Nyquist
A través de las muestras de la figura no es posible
distinguir entre las contribuciones de una frecuencia dada y
de las frecuencias de armónicos superiores, que actúan
pues como alias.
8
Receive Channel Processing: Signal Sampling Basics

ALIASING (II)
Imagen
original
Imagen
con
aliasing
9
Receive Channel Processing: Signal Sampling Basics

MATEMÁTICA DEL MUESTREO Y EL ALIASING (I)
Componentes espectrales
Herramienta matemática:
Identidad de Euler
A cos( 2  f t   ) 
A
2
e
 j [ 2 f t  ]
e
j [ 2  f t  ]

El espectro de una señal real es par
(tiene una simetría especular respecto
al eje y).
 El espectro de una señal compleja
no tiene por qué ser par.

10
Receive Channel Processing: Signal Sampling Basics

MATEMÁTICA DEL MUESTREO Y EL ALIASING(II)
Muestreo continuo
Herramienta matemática:
Peine de Dirac

 T (t ) 

k  
 (t  k T )


Fórmula
de
Poisson
1
T

e
n  

g (t )  g (t )  T (t ) 
 g (t )  (t  k T )
k  
j 2 n t / T

1
T

 g (t ) e
j 2 n t / T
n  
Transforma da
de Fourier

1
T


n  
n
g~ ( f  )
T
Aliasing
11
Receive Channel Processing: Signal Sampling Basics

Señal real de banda paso bajo.
Gracias a un muestreo de Nyquist (fS=B) evitamos aliasing
12
Receive Channel Processing: Signal Sampling Basics

Señal real paso banda.
Gracias a un muestreo Nyquist a fS=B, se evita el aliasing.
 La tasa de Nyquist es la anchura de banda de la señal
completa, tanto de frecuencias positivas como negativas,
independientemente de la parte del espectro donde se
encuentra la señal.
 El muestreo en paso banda es una herramienta poderosa
que permite muestrear una señal de frecuencia relativamente
alta con un conversor ADC de rendimiento modesto.
13

Receive Channel Processing: Signal Sampling Basics

Señal paso banda compleja
Este espectro no es simétrico complejo-conjugado. Su
ancho de banda completo es B y la tasa de Nyquist es
inferior a la de su equivalente real.

14
Receive Channel Processing: Signal Sampling Basics

Señal paso banda compleja “descolocada”.
Si los límites de la señal paso banda están fuera de
[nB,(n+1/2)B], se producirá aliasing incluso en régimen
de muestreo Nyquist, a menos que la señal se recoloque
en el espectro.

15
Receive Channel Processing: Signal
Sampling Basics
En un sistema real, antes de muestrear la señal, se la hace pasar por
un filtro anti-aliasing, que es simplemente un filtro paso bajo analógico
o un paso banda que pone una cota superior a las frecuencias
presentes en la señal.
16
Receive Channel Processing: Signal
Sampling Basics
El filtro necesita proporcionar un valor de stopband o rechazo de banda
que asegure que los componentes con aliasing son insignificantes.
Obviamente, los filtros reales
tienen una zona de transición que
han de quedar incluidas a la hora
de valorar la anchura de banda
completa y la correspondiente tasa
asociada de Nyquist, ya que si no
podrían dar lugar a un aliasing
considerable.
17
Receive Channel Processing: Digital
Downconversion
Digital Downconversion (DDC): Consiste en el uso de la tecnología
digital para realizar una demodulación IQ, la cual consiste en bajar una
señal IF a paso banda compleja. Ha dado origen a una mejora muy
sustancial en el rendimiento de los sistemas radar coherentes.
Demodulación IQ = Down-mixing
Se consideran aquí
dos formas posibles
de hacer DDC1
1Hay
otras arquitecturas, como por ejemplo
la llamada de la transformada de Hilbert
+ Filtrado paso bajo + Decimación
1) Existe una implementación
general que mimetiza la tradicional
de hacer downconversion analógica
2) Existe otra implementación, directa,
común que es más eficiente en aquellos
casos en los que es aplicable.
18
Receive Channel Processing: Digital
Downconversion (Ia)
1
2
Downconversion
analógica y muestreado
3
4
5
6
7
19
Receive Channel Processing: Digital
Downconversion (Ib)
Downconversion analógico y muestreo
1.
2.
3.
4.
5.
6.
7.
Una señal real IF con una anchura de banda de 40 MHz en frecuencias
positivas y de 80 MHz en banda completa, centrada en 75 MHz y en -75 MHz.
La señal IF se desplaza en frecuencia al mezclarla con dos copias de una
señal real procedente de un oscilador local y desfasadas 90º una de la otra
lo que resulta en dos señales reales: la señal en fase I y la señal en
cuadratura Q
Se aplica un filtro paso bajo de manera que
las frecuencias altas se quedan fuera
Estas señales se muestrean a 50 MHz, y
el espectro resultante de la señal muestreada se almacena en los registros
del DSP o procesador digital.
20
Receive Channel Processing: Digital
Downconversion (Ic)
Downconversion analógico y muestreo
Una implementación en hardware
Nota: La barra inclinada sobre la flecha que sale del ADC con
un “16” indica que este produce 16 bits de output digital
(cada bit corresponde a un rango dinámico de 6dBs en
ADCs logarítmicas y, por tanto, 16 bits corresponden a un
rango dinámico de 96 dB si las no linealidades son
despreciables.
21
Receive Channel Processing: Digital
Downconversion (IIa)
1
2
3
4
Downconversion digital de
tipo General
5
6
7
8
9
22
Receive Channel Processing: Digital
Downconversion (IIb)
Downconversion digital de tipo General
En la downconversion digital, la señal analógica IF se muestrea directamente por el ADC,
y todo el procesado subsiguiente se realiza digitalmente
1. La primera línea representa la señal IF con los mismos parámetros que la del ejemplo
utilizado en la mezcla analógica
2. El muestreado debe ser mayor ahora ya que el ancho de banda completo de la señal
es de 80 MHz y una velocidad de 50 MHz, por ejemplo, produce aliasing; por tanto se
utiliza un muestreado de 100 MHz
3. El espectro resultante es periódico, como era de esperar, después de convolucionar el
peine de Dirac con la señal IF
4. El espectro se desplaza por convolución (mezcla), con un tono complejo a -75 MHz
del LO
5. de tal manera que una copia de la parte del espectro localizado originalmente en
torno a 75 MHz queda centrado en el origen
23
Receive Channel Processing: Digital
Downconversion (IIc)
Downconversion digital de tipo General
6.
7.
8.
9.
Un filtro paso bajo periódico real se aplica para eliminar las partes del espectro que
estaban centradas en -75 MHz,
lo que resulta en una señal compleja paso banda que ahora tiene dos segmentos
espectrales y una frecuencia de Nyquist de 40 MHz
Se realiza un remuestreo mediante la convolución de la señal con dos impulsos: uno
a 0 MHz y otro a 50 MHz; este proceso se denomina decimación, que significa
resampleado a una velocidad más baja
El espectro de la señal paso banda compleja es el espectro que ya obteníamos en la
última línea de la gráfica del downconversion analógico
Una decimación de un factor N se puede implementar manteniendo la n-ésima
muestra y descartando el resto (N se llama a veces factor de
downsampling)
24
Receive Channel Processing: Digital
Downconversion (IId)
Downconversion digital de tipo General
Una implementación en hardware
El filtro paso bajo reduce el ruido que está
fuera de la banda y aumenta la SNR
El LO es un oscilador controlado
numéricamente (NCO) que genera
palabras digitales que representan un
modo de Fourier complejo a 75 MHz
MCSPS: million complex samples per
second
Un factor de 2 en la reducción del ancho de banda implica
una mejora de 3 dB en la SNR, lo que implica que podemos
subir el número de bits de 16 a 17 (1 bit -> 6dB)
25
Receive Channel Processing: Digital
Downconversion (IIe)

La decisión de cuántos bits se necesitan para una aplicación concreta
depende de:
La SNR debida a cuantización: la SNR entra en la sección digital enters
the digital section con un valor que no queremos que disminuya; la
ADC SNR debida a cuantización viene dada por la fórmula
SNR ( dB ) 
2
N 1
q /
q /
Rango Dinámico
6N
 6 . 02 N  1 . 76 dB
12
Debido al ruido térmico, una ADC no proporciona 
6 dB de SNR por bit real. Por ejemplo, si la ADC
proporciona solamente 84 dB de SNR, entonces el
número efectivo de bits (ENOB) es solamente 14.
Esto significa que una reducción en 2x de la
anchura de banda, que produce un aumento de 3
dB en la SNR, “cabe” en el rango dinámico
proporcionado por 16 bits, y no solamente en 17 o
más.
The pursued dynamic
range:
2
La SNR es el cociente entra la rms de la señal y la
rms del ruido
S: Si la señal es sinusoidal, la rms de la misma es
el valor máximo de potencia del conversor dividido
por √2. Si el ADC tiene una ganancia de 1, se
puede entonces también traducir esta ecuación de
la SNR en bits: rms de la señal=± (2N-1×q)/ √2,
donde q es el tamaño del byte menos significativo
(LSB).
N: La incertidumbre de cualquier bit del ADC bit
es ±1/2 LSB. Si la respuesta de este error es
triangular a lo largo de la señal de input
analógica, el valor de la señal triangular es la
magnitud de la señal dividida por √3. Por tanto:
rms del ruido=±(LSB/2)/√3=q/√3.
26
Receive Channel Processing: Digital
Downconversion (IIIa)
Downconversion digital Directa
Si hay suficiente flexibilidad en la eleción de la frecuencia IF o en la de la velocidad de
muestreo del ADC, podemos considerar una arquitectura alternativa a la que hemos
llamado downconversion de tipo “general” que acabamos de presentar y que se
denomina downconversion digital directa y que se basa en utilizar el propio ADC como
mezclador, de manera que eliminamos la necesidad del oscilador controlado
numéricamente (NCO).
Una señal IF centrada en 75 MHz se muestrea
a 300 MHz (=4x75 MHz), de manera que las I
and Q circulan repetidamente a través de la
secuencia (1,0), (0,-1),(-1,0) y (0,1)
Tanto la I como Q aparecen como constantes
que contienen la fase de la señal IF
Esto se puede conseguir no solamente
utilizando un muestreo 4x sobre la frecuencia
central sino también si la velocidad de
muestreo es de un submúltiplo impar de la
misma (4xfc/3, 4xfc/5)
27
Receive Channel Processing: Digital
Downconversion (IIIb)
1
2
3
4
Downconversion digital Directa
5
6
7
8
9
28
Receive Channel Processing: Digital
Downconversion (IIIc)
Downconversion digital Directa
1.
2.
3.
4.
Como anticipábamos en la introducción, en la downconversion digital directa, la señal
IF no se mezcla numéricamente con un cierto tono complejo, ya que se va a utilizar el
hecho de que el propio muestreo actúa como mezclador
La primera línea representa la señal real IF con las mismas características que la del
ejemplo anterior
La velocidad de muestreo es de 100 MHz, que es 4/3 de la frecuencia IF central de la
señal (75 MHz)
El espectro resultante es periódico, como siempre después del muestreo; si
hubiésemos empleado una velocidad de muestreo 4x la frecuencia central (i.e. 300
MHz) el espectro sería como el de la línea 1 pero repetido indefinidamente hacia
afuera
Se aplica un filtro complejo de paso banda para seleccionar o bien la parte real (I) o
bien la imaginaria (Q) del espectro de la señal original (la figura muestra el caso de
seleccionar I); este filtro se implementa multiplicando las muestras con una secuencia
29
de números denominada filtro de respuesta finita (finite impulse response, FIR)
Receive Channel Processing: Digital
Downconversion (IIId)
Direct Digital Downconversion
5.
6.
7.
8.
9.
para producir una señal paso banda compleja
A continuación, se decima la señal por un factor de 2 (se toma solamente una
muestra de cada dos),
lo que resulta en un espectro más denso, similar a la obtenida en el método anterior
Se lleva a cabo una operación equivalente a la mezcla con un tono complejo de 75MHz, que consiste en multiplicar la secuencia discreta de muestras por la
secuencia (1,-1,1,-1,1,-1,…)
El espectro de la señal paso banda compleja es idéntico a la última línea de los
diagramas de los demás métodos
Una implementación en hardware
30
Receive Channel Processing: Digital
Downconversion (IV)
Consideraciones sobre el muestreo de la señal
El “jitter” del reloj da lugar a errores en el
output del muestreo de un ADC.
Además, los ADCs introducen ellos mismos un
jitter interno adicional, conocido como
incertidumbre de apertura.
tJ 
( t J ( ADC ) )  ( t J ( Clock ) )
2
2
t J  Total jitter
t J ( ADC )  ADC jitter
t J ( Clock )  Clock jitter
SNR
max
  20 log[ 2  f t J ]
31
Receive Channel Processing: Digital
Downconversion (IV)
Consideraciones sobre el SNR
Hemos hablado del SNR de cuantización y del
SNR del jitter, y además tenemos el SNR que
viene en la señal.
En general, la manera de hallar el SNR total a
partir de diferentes contribuciones es mediante
la siguiente fórmula
SNR
total

  20 log 

 10
m
 SNR
m

/ 20 2



32
Receive Channel Processing:
Advantages of Digital Downconversion
1.
2.
3.
4.
5.
Existen varias fuentes de error que son características de las downconversions
analógicas que no están presentes en las digitales: desajuste de los mezcladores,
señales del LO que no están exactamente desfasadas en 90o , desajustes en las
ganancias, offsets DC, respuestas frecuenciales diferentes de los canales I y Q.
Aumenta la linealidad del proceso, incluso pese a las pequeñas no linealidades
debidas al ADC; se mejora la linealidad de la fase y no solamente la de la amplitud
Flexibilidad en el ancho de banda y en la velocidad de muestreo
Tolerancia de los filtros
Coste reducido de los componentes, así como ventajas en el tamaño, peso y
disipación de potencia
CAUTION: Digital Pese a lo que se dice a veces, la generación de las señales I y
Q no está libre de errores: el uso de palabras de longitud finita para
la implementación de los coeficientes de los filtros produce respuestas
de dichos filtros que no son ideales. No obstante, este orden de error
es inferior al debido a sistemas analógicos.
33
Receive Channel Processing: Is it
possible to sample at RF?
A veces, el muestro directo en RF se considera el fin último de los receptores digitales, con
toda la sintonización y el filtrado en la fase digital. Esto tendría la ventaja de eliminar por
completo el hardware analógico (!).
Sin embargo, las limitaciones de los ADC restringen el rendimiento de tales arquitecturas:
• El rango dinámico debería entonces acomodar todas las señales presentes en la banda
radar recogida por la antena, a menos que antepongamos unos filtros RF preselectores
• El front-end analógico de un ADC tiene un corte frecuencial a 3dB dado por el fabricante;
por tanto las frecuencias no deseadas de input al ADC deberían estar muy por debajo de
ese punto
• Muestrear la RF directamente aumenta dramáticamente el llamado slew rate (=velocidad
máxima de cambio de la señal en un punto cualquiera del circuito) de la señal de input
del ADC, lo que hace decrecer enormemente la SNR de acuerdo a lo visto anteriormente
en la fórmula para la SNR debida al jitter del reloj y el ADC
• Los ADC presentan no linealialidades que producen espúreos (=pequeños picos) en el
output del ADC, sobre todo a frecuencia altas. Estos espúreos pueden aparecer dentro del
ancho de banda deseado, de manera que no se pueden eliminar mediante filtrado.
Spur-free dynamic Range = Diferencia en dBs entre la señal deseada y el espúreo mayor medido
en el output del ADC cuando el input es un tono puro a la frecuencia central
34
Receive Channel Processing: Additional
Comments
A pesar de la aparente complejidad de los métodos presentados aquí, existen muchas
variaciones que incluyen herramientas de procesado digital más complicadas.
Mencionaremos aquí unas pocas:
• Procesado multirate: utiliza diferentes módulos de filtrado+decimación que mejoran
diferentes aspectos del procesado (sobre todo aquellos debidos a las limitaciones que
se originan en el uso de secuencias de muestras de longitud finita)
• Filtros polifase: Uso de bancos de filtros para mejorar el filtrado
• Receptores multi-canal: Debido a varias causas los radares modernos raramente
incluyen un único canal; de esta manera, normalmente distribuyen la señal entrante
en varias copias sobre las que se realizarán diferentes operaciones paralelas. Dos
ejemplos de esta necesidad se presentan em los radares monopulso y en los que
utilizan beamforming
Signal-to-Noise-and-Distortion Ratio (SINAD) en los ADCs:
Este parámetro lo proporciona normalmente el fabricante como figura de mérito del ADC. Incluye,
en comparación con el SNR, información sobre la distorsión que afecta a todas las frecuencias,
incluyendo aquellas que están fuera del ancho de banda deseado (originadas como distorsión
por intermodulación, por ejemplo). Ya que los espúreos más acusados podrían estar fuera del
ancho de banda, el SINAD no es un discriminador importante en el procesado digital.
35
Transmit Channel Processing
Antes de la introducción masiva de la
tecnología digital, existían varias
tecnologías
analógicas
disponibles
para la generación de formas de onda
radar:
1) Sistemas pulsados simples con
switches RF para el gating del LO.
2) Las señales moduladas en frecuencia se
generaban con dispositivos SAW (surface
acoustic wave).
3) Era posible también implementar
esquemas simples de modulación de fase
binaria como el PRN (pseudo-random
noise)
La tecnología digital presenta
más opciones al diseñador de
sistemas radar:
1) Permite la transmisión de
formas de onda de
modulación arbitraria.
2) Permite modificar la forma
de onda de pulso a pulso.
3) Presenta mayor
estabilidad entre pulsos.
4) Tiene mayor precisión en
la agilidad frecuencial
36
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
La idea básica es que un oscilador controlado
numéricamente (NCO) genera un sinusoide digital
que
is se convierte en una señal analógica by
gracias a un conversor digital-analógico
37
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Más en detalle:
1. El sistema comienza con una palabra de sintonización (= un número binario) que
define el incremento de fase en cada ciclo de reloj. Ya que este número incremental
tiene una forma binaria, lo denominamos medida de ángulo binario (BAM) y su
formato es tal que el bit más significativo (MSB), es decir, el que está más a la
izquierda, representa 180o, mientras que el siguiente representa 90o, etc.
2. En el acumulador de fase, el valor almacenado en el registro resulta de la suma
progresiva del valor anterior más la palabra de sintonización, operación que se
realiza una vez por ciclo de reloj. Por ejemplo, si la palabra de sintonización es de 3
bits y vale 001 (i.e. 45o) y el valor inicial del reloj es 000, tendríamos la siguiente
secuencia: primer “tick” del reloj000 (0o), segundo tick del reloj001 (45o), tercer
tick del reloj010 (90o), cuarto tick del reloj011 (135o), etc.
38
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Más en detalle:
3. El valor del registro se transfiere, quizás truncado de n bits a m bits, a una tabla de
look-up sinusoidal. Esta tabla asigna un valor específico de amplitud según la ley del
seno, dado el valor de la fase, que queda almacenado en una memoria ROM. La
truncación es necesaria debido al hecho de que puede llegar a ser necesario utilizar
palabras de sintonización de hasta 22 bits para que la fase se mueva con suficiente
lentitud con respecto al ciclo del reloj, y esto implicaría el almacenamiento de 222
valores de amplitud en nuestra ROM, el cual es un tamaño desmesurado. Por tanto, la
longitud de la palabra que se pasa a la tabla de look-up está limitada a los m MSBs. El
output de esta tabla tiene su propia resolución, dada por k bits, que pasa a un
registro que alimenta el conversor digital-analógico (DAC).
FCW  f clock
f out 
n
2
f out  Output frequency
FCW  Tuning
entering
the Sine Look - Up Table
Word (or Frequency
Control Word)
39
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Más en detalle:
4. Un detalle importante es la señal CLEAR, que entra en el acumulador de fase al
principio de cada pulso en los radares coherentes, y que resetea la fase del registro a
cero de tal manera que cada pulso tenga la misma fase de arranque. También es
posible situar la fase de comienzo de cada pulso en valores diferentes si se desea.
Más en detalle, si tenemos modulación en frecuencia:
• La arquitectura del acumulador es entonces doble: para frecuencia y para fase. La
palabra de sintonización que define el incremento de la fase es el output de un bloque
previo que llamamos acumulador de frecuencia. Así, una FM lineal se genera
aplicando una palabra de frecuencia constante como imput.
f out 
FCW(t)  f clock
2
n
M S  f clock
2

2
N
f
2
N
t
40
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Errores en la generación de formas de onda:
1. Jitter interno del reloj del DAC que produce cierta modulación de fase no deseada y
que es proporcional a la frecuencia output (cuanto más alta es la frecuencia, más
significativo se vuelve este error de modulación de fase)
2. Ruido de fase externo procedente de la señal del reloj del input (reducido en un factor
de 20 log(fout/fclock) dB)
3. Ruido térmico aditivo en el DAC que da lugar tanto a componentes de ruido en la
amplitud como en la fase
4. Errores debidos a la cuantización y a las no linealidades del DAC, de carácter
determinista  Señales espúreas
41
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Señales espúreas:
1. Se dice que son deterministas porque se deben en principio a errores no estocásticos
tales como la longitud finita de las palabras, la truncación o las no linealidades,
aspectos que no varían con el tiempo. Sin embargo, esto no significa que sean fáciles
de caracterizar con nuestros conocimientos accesibles.
2. Para una onda continua (CW), vemos que la secuencia DAC se repite después de 2K
muestras, donde 2K es el máximo común divisor de 2N y la FCW. Esto significa que
tenemos frecuencias espúreas a
f spur 
n f clock
2
K
Ejemplo: Un reloj a 1GHz clock con un acumulador de frecuencia de 12 bits presentará una
frecuencia espúrea a intervalos de 0.24 GHz, que lógicamente no se puede diferenciar del ruido;
el uso de relojes a 45 GHz produce, por el contrario, señales espúreas a intervalos de 10 MHz
que están mucho más separados el uno del otro.
42
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Estos ejemplos muestran la ocurrencia de señales espúreas a 0.1989 fclock, 0.1992 fclock and 0.2012
fclock. Pese a la pequeña diferencia en las frecuencias centrales, la respuesta espúrea varía
muchísimo.
43
Transmit Channel Processing: Direct Digital
Synthesizer (DDS)
Señales espúreas:
3. Para el caso de radar pulsado no es tan fácil caracterizar matemáticamente las
frecuencias a las cuales ocurren señales espúreas, aunque no imposible.
4. Las frecuencias de las señales espúreas dependen básicamente del tamaño de la FCW y
de la truncación mientras que la amplitud de las mismas depende de las no
linealidades, lo que hace que sea más dificil predecir la magnitud que la posición de
estos espúreos.
5. Los chirps son menos sensibles a los espúreos originados en la DDS (esto se debe a que
el procesado involucrado normalmente en los chirps o pulsos de FM lineal incluye
compresión de pulso)
6. Los radares Doppler pulsados minimizan la influencia de las señales espúreas debido a
su coherencia, esto es, porque reinicializan la secuencia en cada ciclo (=> solamente
múltiplos de la PRF pueden estar presentes)
7. Dithering (= ruido introducido intencionalmente) puede usarse para mitigar los
espúreos, aunque no es una técnica aconsejable para los radares Doppler, ya que podría
mezclarse con los blancos en momvimiento.
44
Transmit Channel Processing: Digital Upconverter
(DUC)
El DDS que hemos explicado hasta ahora no incluye ninguna etapa de upconversion.
Alternativamente, es posible diseñar un sistema de transmisión digital que implemente una
conversión de una señal paso banda digital compleja a una señal paso banda IF real with y
que incluya una etapa de upconversion. Así, la técnica de Digital Upconverter (DUC)
consiste en lo siguiente:
1.
2.
3.
4.
Se lee una forma de onda paso banda
compleja de la memoria
Se interpola dicha señal digital para obtener
un muestreo más alto
Se modula esta señal con senos y cosenos
digitales para producir la portadora, que se
mezcla con aquella
La I y la Q se envían juntas (como I + j Q) al
DAC (el DAC convierte la señal digital como
conjunto de números complejos en una señal
analógica de corriente, voltaje o carga.)
45
Transmit Channel Processing: Digital Upconverter
(DUC)
Comentarios importantes sobre el DUC:
1.
La señal que se produce se denomina a menudo señal sintetizada digitalmente
(DDS) con las mismas iniciales que habíamos utilizado anteriormente para una
arquitectura específica. Esto se debe a que la nomenclatura es menos restrictiva en
la realidad que en los libros de texto.
2.
Si el factor de upsampling es muy grande, los filtros digitales FIR (implementados
como secuencias finitas de números) que multiplican el espectro de la señal son
demasiado largos para ser operativos mediante multiplicación uno a uno. En lugar
de esta multiplicación minuciosa se utiliza el denominado peine de integración en
cascada (Cascaded Integrator-Comb, CIC) o los filtros Hogenauer filters. Estos
filtros no se explican en detalle aquí, sino que se dejan como ejercicio optativo.
46
Design Considerations
Timing Dependencies
En los radares coherentes cada reloj y cada oscilador local que genera un timing se
derivade un único oscilador de referencia. Sin embargo, esto no implica que la forma de
onda transmitida empieza con la misma fase RF para cada pulso, lo que constituye el
requisito último de cualquier radar coherente.
Regla general para obtener una fase RF constante entre pulsos: el reloj que produce la
PRI (pulse repetition interval) ha de ser un divisor común de la frecuencia IF central en
TX, en RX y en la frecuencia de muestreo.
1
0.5
0.1
0.2
0.3
0.4
0.5
-0.5
-1
En este ejemplo, la PRF y la IF están sincronizadas, pero no así la frecuencia de
muestreo.
47
Design Considerations
Tecnología y Hardware : Custom-designed
Hardware o Hardware a medida
• En los 90 los sistemas DSP se construyeron
típicamente usando ASICs (Application Specific
Integrated Circuits), diseñados para llevar a
cabo un algoritmo de procesado específico. Se
trataba de circuitos integrados muy pequeños y
de grandes prestaciones. Sin embargo, eran y
todavía son bastante caros, además de difíciles
de modificar, una vez que un sistema está
diseñado como solución. La producción de los
ASICs es comercialmente eficiente si la escala de
producción es de decenas de miles, pero no en
escalas
inferiores.
La
industria
de
las
telecomunicaciones hizo rentable la construcción
de los down- and upconverters ASIC.
48
Design Considerations
Tecnología y Hardware : Custom-designed
Hardware o Hardware a medida
•
El uso de FPGAs (Field Programmable Gate Array) para DSPs es una solución muy
ventajosa: consisten en una agrupación de gran tamaño de elementos lógicos
configurables conectados por una interficie programable.
i.
Pueden funcionar a velocidades de medio billón (en el sentido americano) de
operaciones por segundo y soportan transferencias de datos de varios gigabits por
segundo. Se programan usando un lenguaje de descripción de hardware o HDL
(Hardware Description Language), tal como VHDL o Verilog, que son operados por
alguna herramienta de software.
ii. Son más pequeños que un procesador de propósito general en un factor de 10 o
más ya que los procesadores tienen el mismo orden inferior de magnitud, que
además son programables a diferencia de los del tipo de propósito general.
iii. Uno de los aspectos que hace los FPGAs muy versátiles pero también difíciles de
usar óptimamente es su enorme velocidad de procesado, a menudo mayor que la
velocidad de muestreo de datos, lo que implica la posibilidad de realizar
49
multiplexing en el dominio de tiempo.
Design Considerations
Tecnología y Hardware : Custom-designed
Hardware o Hardware a medida
iv.
v.
Una dificultad de las FPGAs
es que requieren una
comprensión profunda por parte del diseñador de la
arquitectura que se va a usar para hacerlo a su potencial
más alto. Además, según evoluciona la tecnología, los
componentes de las FPGA cambian sus especificaciones lo
que motiva ciclos de refresco de tecnología rápidos.
Mientras tanto, las herramientas de software que se usan
difícilmente continúan siendo válidas una vez que las
FPGAs han evolucionado. Adicionalmente, se está
trabajando en herramientas que transformen código C o
Matlab en diseño FPGA.
Xilinx y Altera son los líderes del mercado de las FPGAs.
Xilinx proporciona software de diseño libre para Windows
y para Linux. Altera lo hace para Windows, mientras que
las herramientas para Solaris y para Linux están
disponibles solamente en régimen de alquiler.
50
Design Considerations
Tecnología y Hardware : Computadores Paralelos de
Propósito General
Esta solución utiliza múltiples procesadores de propósito
general, normalmente un conjunto de las así llamadas blades
o cuchillas (como las de la imagen) conectadas en paralelo.
1. Estas arquitecturas de procesadores paralelos ofrecen la
ventaja de ser programables en C, C++ u otro lenguaje de
alto nivel, para el cual no sea necesario un conocimiento
detallado del hardware específico que se está usando.
2. Estos sistemas requieren mucho más espacio que el
hardware diseñado a medidad de las FPGAs o los ASICs y son
significativamente más lentos, de manera que no permiten
generalmente procesado en tiempo real sino que únicamente
soportan aplicaciones en tiempo cuasi-real o simplemente
off-line. La latencia define el tiempo máximo transcurrido
desde que se introduce un camnio en el input del procesador
y su efecto en el output del mismo.
51
Design Considerations
Tecnología y Hardware : Computadores
de Propósito General
3.
Los sistemas paralelos para procesado digital están
migrando de arquitecturas paralelas a links de datos
seriales, que se pasan los datos a velocidades de reloj
muy altas. Existe un número de factores que permiten una
comunicación más rápida en el contexto serial que en el
paralelo:
• El sesgo del reloj entre diferentes canales no es un problema
para enlaces de comunicación seriales asíncronos (unclocked
asynchronous serial communication links)
• Una conexión serial requiere menos cables de interconexión
(cables o fibras) y por tanto ocupan menos espacio. El espacio
ganado permite un mejor aislamiento del canal de su entorno
• El crosstalk es un problema menos importante, ya que hay
menos conductores en las proximidades de los enlaces
4.
Sin embargo, el procesado de señal de banda ancha es
todavía bastante difícil con este tipo de hardware.
52
Design Considerations
Tecnología y Hardware: Procesadores
Híbridos
En muchos sistemas modernos, un módulo
de hardware de diseño a medida ocupa un
lugar en el front-end del radar y realiza las
tareas más exigentes, tales como la
downconversion digital o la compresión de
pulsos,
seguido
de
un
módulo
de
procesadores de propósito general en el
back-end, que realiza tareas de baja
velocidad
tales
como
detección
o
seguimiento.
53
Digital Pulse Compression
Compresión de Pulsos
• En sistemas de radares pulsados, es conveniente
tener pulsos muy cortos para obtener una resolución
espacial en alcance muy altato. Por otro lado, es difícil
transmitir suficiente energía para que la SNR sea
suficientemente alta usando pulsos cortos. La técnica
de compresión de pulsos resuelve este problema
proporcionando cierta estructura interna a los pulsos
de manera que solamente un alineamiento perfecto del
pulso transmitido con una réplica del mismo producida
en el receptor produzca un resultado de igualamiento.
Así, la longitud efectiva del pulso para propósitos de
resolución en alcance viene dada por la estructura
interna del pulso, mientras que la potencia en RX
corresponde a la totalidad del pulso.
TX
RX
54
Digital Pulse Compression
Compresión de Pulsos
• The basic idea is that detection of the time
arrival of echo occurs when we obtain the
overlapping of the echo and the replica.
TX
• This maximum overlapping can be calculated
by computing the correlation between both
signals. Thus, the correlation is maximum when
they overlap.
•In analog this computation is implemented in
delay-line pulse compressors. However, in digital
this
method
of
pulse
compression
is
straightforward by calculating the correlation as
the product of the FFTs of the two signals.
RX
55
Multibeam Digital Beamforming
Concepto Básico
• La orientación espacial de una antena define
intuitivamente la dirección en la cual se
transmite o se recibe su máximo de energía.
Desde el punto de vista electromagnético esto
ocurre cuando la interacción de todos los “trozos
de onda” que entran o salen de la antena y de
su retraso mutuo.
• Si miramos al problema desde el punto de
vista del instante de llegada de cada “trozo de
frente de ondas”, podemos simular una
orientación electromagnética de la antena que
sea diferente a la mecánica si añadimos los
retrasos adecuados a “cada trozo” de la antena,
mediante líneas de retardo o desfasadores (los
desfasadores son adecuados únicamente para
señales de banda estrecha).
56
Multibeam Digital Beamforming
Concepto Básico
• En vez de tratar con partes de la antena, lo que hacemos
es construir una agrupación de antenas o array de antenas
a las cuales añadimos líneas de retardo o desfasadores.
Normalmente se llaman phased arrays o agrupaciones
reguladas en fase. Debido a la naturaleza no isotrópica de
los diagramas de antena de cada elemento del array, la
amplitud (es decir, la amplificación) y no únicamente la
fase de cada antena individual ha de ser ajustada
• Este principio se aplica bothtanto en TX como en RX. En
RX se puede aplicar simultáneamente a gran número de
haces, sobre un rango angular muy amplio si el diagrama
de antena es suficientemente ancho.
•Otra ventaja de usar phased arrays es que se consigue
un aumento en el rango dinámico sobre el de cada
receptor y cada ADC individual.
57
Multibeam Digital Beamforming
Calibración
• Cada puerto de salida de la antena aparece seguido de un DDC y un filtro de
ecualización (el EQU FIR de la figura) que ajusta la respuesta frecuencial de
cada canal de manera que sus características paso banda es igual a la de los
otros canales, tanto en fase como en amplitud, antes de que es multiplicada y
sumada a los otros canales del beamformer o formador de haz. Esto se
consigue enviando pulsos de calibración interna que circulan por los diferentes
canales y que se comportan de manera ortogonal (como lo hacen por ejemplo
las secuencias de pseudo-ruido de las señales GPS)
58
Multibeam Digital Beamforming
Nota: Radar monopulso
• El radar monopulso se puede considerar como una solución beamforming que
permite utilizar un único pulso (monopulso) para formar tres haces, y así poder
comparar el eco recibido por cada uno de ellos y determinar la posición del
blanco, en lugar de tener que usar por ejemplo un radar de escaneo cónico.
59
Descargar

Presentación sobre el radar digital