Representación de un
sistema combinacional
Formas de dos niveles
Otro aspecto negativo de las
formas de dos niveles está
relacionado con el fan-in y el
fan-out.
En el diseño se deben
conseguir formas de dos
niveles simples y sencillas de
implantar (salvo que estén
disponibles comercialmente).
Lógica Tri-estado
Características
Los circuitos de tres estados (o tri-state) no sólo tienen los
estados 0 y 1, sino también un tercer estado de alta
impedancia, indicado como Z.
Estos componentes tiene una entrada e de habilitación
(enable), tal que si e=1, la salida será la esperada según la
tabla de verdad correspondiente. En cambio, con e=0, la
salida se colocará en alta impedancia z=Z.
También pueden tener una línea de inhabilitación (disable),
que tiene el efecto contrario a “enable”.
Los aspectos citados se muestran a continuación:
Características
Ejemplo de aplicación con lógica tri-estado
En la figura se muestra el esquema de un multiplexor de 4
entradas, usando lógica tri-estado.
Diseño combinacional.
Revisión de las Formas Canónicas SDP y PDS
Ejemplo: Considerar la función lógica de 4 variables tal que
sea “1” cuando al menos dos de sus variables sean “1”.
Las combinaciones de entradas posibles son:
0011; 0101; 0110; 0111; 1001; 1010; 1100; 1101 y 1111;
que corresponden a los números decimales:
3; 5; 6; 7; 9; 10; 11; 12; 13; 14 y 15
La forma canónica
SDP será:
z (a, b, c, d ) 
 3, 5 , 6 , 7 , 9 , 10 , 11 , 12 , 13 , 14 , 15  
 a bcd  ab c d  abc d  abcd  a b c d  a bc d  a bcd 
ab c d  ab c d  abc d  abcd
La forma canónica
PDS será:
z (a, b, c, d ) 
 0 ,1, 2 , 4 , 8  


 a  b  c  d  a  b  c  d 
 a  b  c  d  a  b  c  d a  b  c  d

Formas Mínimas de dos niveles
La función requerida podría haberse conseguido como:
z ( a , b , c , d )  ab  ac  ad  bc  bd  cd
Aquí sólo se requieren 6 compuertas AND de dos entradas
(5 menos que antes, con un reducción del fan-in de 4 a 2).
En la forma PDS, la expresión mínima es (verificar)
z ( a , b , c , d )  (b  c  d ) ( a  c  d ) ( a  b  d ) ( a  b  c )
Formas Mínimas de dos niveles
Aplicando las leyes de De Morgan, las funciones anteriores
se pueden implantar con un único tipo de compuertas, como
se indica a continuación:
Considerando el Teorema 13a a la expresión SDP, se tiene
para compuertas NAND-NAND

z ( a , b , c , d )  ab  ac  ad  bc  bd  cd  ab ac ad bc bd cd

Aplicando el Teorema 13b a la expresión PDS, resulta (para
compuertas NOR-NOR):
z ( a , b , c , d )  (b  c  d ) ( a  c  d ) ( a  b  d ) ( a  b  c )
Formas Mínimas de dos niveles
NAND - NAND
NOR
- NOR
Metodología de reducción
de funciones.
Minimización Algebraica
Teorema de Minimización: Si E es una expresión lógica, se
cumple que:
a)
E xE x  E
b)
(E  x) (E  x)  E
Los elementos E x y E x en (a), y E  x y E  x en (b),
se dicen “lógicamente adyacentes”.
Ejemplo: minimizar la siguiente forma canónica SDP
z (a, b, c) 
 ( 0 ,1, 2 ,3,7 )  a b c  a b c  a b c  a b c  a b c
Minimización Algebraica
Puede verse que los minitérminos m0  a b c y m1  a b c son
adyacentes, y pueden miminizarse como a b ; por otra parte,
también lo son m3  a b c y m7  a b c -que pueden simplificarse como b c- y m0  a b c y m2  a b c, que son equivalentes a a c. En resumen, la expresión anterior puede rescribirse minimizada como:
z (a, b, c)  a b  a b  b c
Como los primeros dos términos son adyacentes en b, puede
escribirse finalmente como:
z (a, b, c)  a  b c
El método del Mapa de Karnaugh (Mapa K)
Las funciones booleanas de hasta 5 ó 6 variables pueden
minimizarse manualmente usando una técnica gráfica
conocida como Mapa de Karnaugh. Cuando se tienen
funciones con más variables, conviene valerse de programas
computacionales que ayuden al diseño.
El mapa K es una
tabla de verdad modificada, que tiene
por objetivo permitir la obtención de
expresiones SDP o
PDS mínimas:
El método del Mapa de Karnaugh (Mapa K)
La adyacencia entre unos permite reconocer términos de una
función SDP que pueden conformar la función dada; así
también, la adyacencia de ceros sirve para reconocer
productos de una función PDS correspondiente.
El método del Mapa de Karnaugh (Mapa K)
Para el caso (a) : z2  a  b c ; para el (b) : z2  (a  b) (a  c)
Los agrupamientos que dieron lugar al son:
z 2 (a, b, c)  a b c  a b c  a b c  a b c  a b c  a b c

 
 
 
 
 

a b
bc
a b
         

a
La incorporación de una nueva variable se traduce en la
duplicación del tamaño del Mapa K correspondiente, como se
ve a continuación:
El método del Mapa de Karnaugh (Mapa K)
El método del Mapa de Karnaugh (Mapa K)
Para el proceso de minimización, deben seguirse los
siguientes pasos:
• Identificar todos los implicantes primos de la función z
de “n” variables (conjunto mínimo de variables que
implican la función dada), encerrando los mayores
grupos de 2k celdas que contengan unos (o ceros),
siendo 1  k  n. Todos los unos (o ceros) deberán
quedar encerrados.
• Seleccionar un conjunto mínimo de implicantes primos
que contengan o cubran todos los unos (o ceros) del
mapa K para z. Si existen varios conjuntos, seleccionar
los que correspondan al menor número de variables.
El método del Mapa de Karnaugh (Mapa K)
El método del Mapa de Karnaugh (Mapa K)
La lectura de los ceros sería:
La implantación de las formas SDP y PDS resultantes quedan
de la siguiente forma:
El método del Mapa de Karnaugh (Mapa K)
Funciones incompletamente especificadas
Es usual que una función lógica z(x1, x2, ..., xn) se defina de
forma tal que ciertos valores de salida no estén restringidos
ni especificados; estas funciones se conocen como
“incompletamente especificadas”
Un valor de salida de z no especificado se denomina
generalmente valor irrelevante (“don’t care”). Esto quiere
decir que -para fines del circuito- cuando se presente esa
combinación de variables de entrada, no interesa el valor
que pueda adoptar la salida. Esta situación es equivalente a
que, en la realidad, nunca se presente la combinación de
entradas considerada.
Descargar

Diapositiva 1 - Erwin Ried's Repository