eman ta zabal zazu
Universidad del País Vasco
Departamento de Arquitectura y Tecnología de Computadores
upv
ehu
CIRCUITOS DIGITALES
•
•
•
PED 2002-03
Definiciones
Escalas de integración
Familias lógicas
5.1
Definiciones
•
•
•
•
Señal digital: señal discreta que sólo puede tomar ciertos valores
Señal digital binaria: sólo dos valores, VH y VL
Circuitos que vamos a ver: VH = 5 V , VL = 0 V
Correspondencia: valor físico  valor lógico
v
señal analógica
v
señal digital binaria
VH
t
PED 2002-03
VL
t
5.2
Definiciones
• Circuito digital: procesa señales digitales
• Puertas lógicas: tensión salida función de la/s tensión/es de entrada
• Necesita estar alimentada.
V
VE
Entrada
Puerta lógi ca
S ali da
VS
• Tabla de verdad: expresa relación tensión entrada y salida
• Intervalos de las tensiones: criterio de proximidad
Ten s i ó n
"1"
lógico
V OH
V IH
Intervalo
indefinido
"0"
lógico
PED 2002-03
"1"
lógico
Int ervalos de salida
V OL
V IL
Intervalo
indefinido
"0"
lógico
Int ervalos de entrada
5.3
VE
VS
L
H
L
H
VE
VS
L
H
H
L
V EA
V EB
VS
L
L
H
H
L
H
L
H
L
L
L
H
V EA
V EB
VS
L
L
H
H
L
H
L
H
L
H
H
H
Identidad
Inversor
NOT
AND
OR
PED 2002-03
(Buffer, driver)
VE
+5 V
E
S
VS
+5 V
E
VE
S
VS
+5 V
V EA A
S
V EB B
VS
+5 V
V EA A
V EB
S
VS
B
5.4
Escalas de integración
• Circuito integrado: distintos componentes integrados en un trozo de
silicio
• Escala de integración: nº aproximado de componentes dentro del chip
– SSI (10), MSI (100), LS (miles), VLSI (millones)
+5V
V CC
13
12
11
10
9
8
1
2
3
4
5
6
GND
VS
VE
PED 2002-03
5.5
Familias lógicas
• Distintos componentes, distintas familias
• DL, Diode Logic
+5 V
– apenas se utiliza
+
AND
V EA
–
• DTL, Diode Transistor Logic
NAND
+
V EA
–
PED 2002-03
A
S
+
+
B
VS
V EB
–
–
+5 V
S
+
A
+
V EB
–
B
VS
–
5.6
Familias lógicas
+5V
• RTL, Resistor Transistor Logic
S
NOT
+
E
VS
VE
–
• TTL, Transistor Transistor Logic
– Transistor multiemisor
E1
– Rápidos
E2
– Consumo potencia alto
+
–
B
B
C
E1
C
E2
+5 V
S
NAND
+
A
+
V EA
–
PED 2002-03
B
+
V EB
–
VS
–
5.7
Familias lógicas
+5 V
• NMOS
– Menor potencia
DU
+5 V
GU
S
DN
NOT
+
E
+
GN
VE
SN
–
SU
S
DN
VS
+
–
VE
E
GN
VS
SN
–
–
+5 V
• CMOS: transistores NMOS y PMOS
– Más lentas que TTL
– Más pequeñas
– Consumo potencia bajo
GP
SP
PMOS
DP
DN
+
NOT
VE
–
PED 2002-03
E
GN
S
+
NMOS
SN
+
VS
–
5.8
Transistores bipolares en las puertas lógicas
• Dos tensiones: H, L. Dos zonas de funcionamiento: corte y saturación
• Esquema ideal
+5V
S
CORTE
VBE  0,7
+
E
+
VS
VE
–
–
+5V
SATURACIÓN
S
+
VE
–
PED 2002-03
E
0.5
0.7
+
VS
–
5.9
Transistores NMOS en las puertas lógicas
• Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica
• Esquema ideal, VT >0
CORTE
+5 V
VGS  VT
+ E
GN
VE
ZONA ÓHMICA
–
+5 V
+ E
VE
–
PED 2002-03
+
VS
SN
–
VGS  VT
S
DN
GN
S
DN
SN
+
VS
–
5.10
Transistores PMOS en las puertas lógicas
• Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica
• Esquema ideal, VT < 0
CORTE
+5 V
S
VGS  VT
+ E
S
G
+
VS
D
VE
–
–
ZONA ÓHMICA
VGS  VT
+5 V
+
E
VE
–
PED 2002-03
G
S
S
D
+
VS
–
5.11
Lógica CMOS
+5 V
+5 V
SP
GP
PMOS
DP
DP
S
+
DN
VE= 5V
GN
E
+
SP
GP
+
NMOS
VS
SN
VE
–
GN
E
S
VS
SN
VE
–
–
–
+5 V
+5 V
GP
VE
–
E
GN
SP
GP
PMOS
DN
+
PED 2002-03
SP
DP
VE= 0V
+
DN
S
DP
+
+ E
NMOS
SN
VS
–
VE
–
GN
DN
SN
S
+
VS
–
5.12
Descargar

Document