Circuitos Secuenciales
Asíncronos: Cambian su estado de forma
inmediata como resultado de variaciones en las
entradas.
Síncronos: Cambian su estado en instantes de
tiempo discretos bajo el control de una señal de
reloj.
VHDL
Carlos Augusto Fajardo Ariza
La salida de un circuito secuencial es función no
solamente de las entradas sino también del estado
actual.
VHDL
S
R
Q
Q'
0
0
NC
NC
0
1
0
1
1
0
1
0
1
1
0
0
Carlos Augusto Fajardo Ariza
Latch S-R (Activo en Alto)
VHDL
S' R'
Q
Q’
0
0
1
1
0
1
1
0
1
0
0
1
1
1
NC
NC
Carlos Augusto Fajardo Ariza
Latch S’-R’(Activo en Alto)
Latch S-R con habilitación
VHDL
C
S
R
Q
Q'
0
x
x
NC
NC
1
0
0
NC
NC
1
0
1
0
1
1
1
0
1
0
1
1
1
0
0
Carlos Augusto Fajardo Ariza
T. Característica
Latch D
VHDL
D
Q
Q'
0
0
1
1
1
0
Carlos Augusto Fajardo Ariza
T. Característica
Latch J-K
VHDL
J
K
Q
Q’
0
0
NC
NC
0
1
0
1
1
0
1
0
1
1
Q'
Q
Carlos Augusto Fajardo Ariza
T. Característica
Flip - Flop
•Latch modificado: cambia de estado con la
detección de un flanco (subida o de bajada).
Vamos revisar tres tipos de Flip Flop: S-R, D y J-K.
Carlos Augusto Fajardo Ariza
•
VHDL
Circuito Detector de Flanco
Flanco Negativo o de
Bajada (1  0)
Carlos Augusto Fajardo Ariza
Flanco Positivo o de
Subida (0  1)
VHDL
Carlos Augusto Fajardo Ariza
Flip-Flop S-R
VHDL
Carlos Augusto Fajardo Ariza
Determine las formas de onda de Q y Q’
VHDL
Carlos Augusto Fajardo Ariza
Determine las formas de onda de Q
VHDL
Carlos Augusto Fajardo Ariza
Flip-Flop tipo D
VHDL
Carlos Augusto Fajardo Ariza
Flip Flop J-K
VHDL
Flip Flop J-K con entradas de inicialización y de Borrado
Carlos Augusto Fajardo Ariza
Puede ser
sincrónico y
asincrónico
VHDL
Investigar:
Retardos de propagación
Retardo de propagación tPLH
Retardo de propagación tPHL
Tiempo de establecimiento, setup time, ts
Tiempo de mantenimiento, hold time, th
Frecuencia máxima de reloj
VHDL
Carlos Augusto Fajardo Ariza
Tiempos de establecimiento:
Descargar

1 1 - Sistemas Digitales UIS