Transistor de efecto de campo de unión
JFET( Junction field-effect transistor)
Características:
• Funciona con base al efecto de un campo eléctrico de una unión PN
que afecta el movimiento de los portadores.
• Es un dispositivo unipolar. Solo un tipo de portador es responsable de
casi toda la corriente que circula entre el dreno y la fuente.
• Tiene una alta resistencia de entrada, en comparación con el
transistor bipolar.
• Es relativamente menos sensible a la temperatura e inmune a la
radiación.
• Tiene poca ganancia y es más económico de producir que el bipolar.
Transistor de efecto de campo de unión
JFET( Junction field-effect transistor)
Existen varios transistores basados en el efecto de campo:
• JFET (Juction field-effect transistor).
• MOSFET ( metal oxide semiconductor field effect transistor).
• MESFET (Metal semiconductor field effect transistor)
Transistor de efecto de campo de unión
JFET( Junction field-effect transistor)
Estructura del transistor
JFET tipo N (NJFET)
Fuente
S
G
Puerta
Dreno
Región P+
D
Región N
D
Región P+
Puerta
G
Símbolo eléctrico
S
El cuerpo del
semiconductor es
tipo N
Transistor de efecto de campo de unión
JFET( Junction field-effect transistor)
Estructura del transistor
JFET tipo P (PJFET)
Fuente
S
G
Puerta
Dreno
Región N+
D
Región P
D
Región N+
Puerta
G
Símbolo eléctrico
S
El cuerpo del
semiconductor es
tipo P
El transistor JFET
Modulación de la conductancia del canal en la JFET. Efecto de VG
VG=-1V
S
Región P+
VG=-2V
VD
Región N
Región P+
S
Región N
ID1
Región P+
ID2
Región P+
Puerta
Puerta
R1=VD/ID1
R2=VD/ID2
VG=-4V
S
VD
Región P+
Región N
Región P+
Puerta
VD
ID3
La zona de vaciamiento
(agotamiento) crece
a medida que aumenta
VG (en valor absoluto):
R3 > R2 > R1
R3=VD/ID3
El transistor JFET
Efecto del aumento de VD. Dejando constante VG.
VG=-1V
S
Región P+
VD1
Región N
ID1
Región P+
Puerta
VG=-1V
S
Región P+
Región N
Región P+
Puerta
VD2
ID2
La zona de vaciamiento
(agotamiento) crece
hacia el lado del dreno
VD2 > VD1
Hay dos efectos:
Crece VD
y crece R
El efecto neto es
El aumento de la
Corriente (ID2 > ID1)
El transistor JFET
Efecto del aumento de VD. Dejando constante VG.
VG=-1V
S
Región P+
Región N
Región P+
Puerta
VD3
ID3
La zona de vaciamiento
(agotamiento) se tocan
Condición de “pinchoff”
La corriente deja de crecer.
Se satura.
El transistor JFET
Curvas características del JFET.
El transistor JFET
Recordemos del estudio del diodo:
Va
P+
Ancho de la
zona de agotamiento
2 s N A  N D
1/ 2
W (
(
)V j )
q
N AN D
n
-xp
W
Con Vj = Vbi-Va
xn
El ancho de la zona de agotamiento también es W = xn + xp,
Con NA>> ND, xn >> xP, luego W≈xn
De esta manera: W  x n  (
2 s
q
2
(
1
ND
)V j )
1/ 2
Luego:
Vj  (
qx n N D
2 s
)
El transistor JFET
Regiones de
agotamiento
Región P+
2a
S
W(x)
a
D
región N
ID
a
W(x)
Cuando las regiones de
Agotamiento justo se
tocan en el dreno, el
voltaje en el dreno lo
llamaremos VSAT
VDVSAT :
Región P+
G
y
VG
L
z
VD
x
V J G D  V bi  (V G  V SA T )

qN D a
2 s
2
El transistor JFET
El voltaje VDG necesario para que las regiones de vaciamiento
se toquen, se denomina voltaje de “pinch-off” (de estrangulamiento
del canal):
Vp 
qN D a
2
 V SA T  V bi  V G
2 s
La resistencia del canal se puede calcular por:
R ( x)  
L
A

L
A

x
q  n N D 2[ a  W ( x )] Z
n
A
Profundidad de
la región N
hacia z….
Modelo del transistor JFET
Hipótesis consideradas para la deducción del modelo ideal:
• La longitud del canal se asume grande. La movilidad de los portadores
se considera constante, no obstante las intensidades de campo
considerables que pueden aparecer en la zona de agotamiento.
• Aproximación de canal gradual: se asume que dy/dy >> dx/dx
El cambio del ancho de la zona vaciamiento depende del voltaje
entre la puerta y el canal. Esto permite usar la ecuación de Poisson
en una dirección.
Modelo del transistor JFET
Regiones de
agotamiento
Región P+
2a
S
W(x)
a
región N
a
VD
vx
I D  qN D ( x ) A 
ID
W(x)
2 qN D ( x ) Z [ a  W ( x )]
Región P+
G
y
VG
L
z
x
Potencial en x
Mientras la zonas de
Agotamiento no se
toquen:
I D  qN D ( x ) A 
2 qN D ( x ) Z [ a  W ( x )]
Ancho del canal en x
2[ a  W ( x )]
Velocidad de arrastre
Modelo del transistor JFET
La velocidad de deriva( arrastre) de los electrones está dada por:
 ( x )    n x   n
dV x
dx
Asumiendo la hipótesis de canal gradual y usando la ecuación del diodo:
W ( x)  [
2 s
q
con :
Luego:
1
(
1/ 2
ND
V a  VG  V
W ( x)  [
)(V bi  V a )]
x
2 s
q
(
1
ND
)(V bi  V x V G )]
1/ 2
Modelo del transistor JFET
La corriente esta dada por:
I D  2 qN D ( x ) Z [ a  W ( x )]
 2 qN D Z  n
dV x
[a  (
dx
2 s
)
0.5
qN D
(V bi  V x  V G )
0.5
]
Lo cual conduce (x va desde 0 a L, y Vx va desde 0 a VD)
VD
L
I
0
D
dx  2 qN D Z  n
2 s
 [ a  ( qN
0
D
)
0.5
(V bi  V x  V G )
0.5
] dV x
Modelo del transistor JFET
Asumiendo la corriente constante:


2 2  s 0.5
1.5
1.5
I D L  2 qN D Z  n  aV D  (
) [(V bi  V D  V G )  (V bi  V G ) ] 
3 qN D


La corriente quedaría:
ID

2 qN D Z a  n 
2 2  s 0.5
1.5
1.5

) [(V bi  V D  V G )  (V bi  V G ) ] 
V D  (
2
L
3 qN D a


Esta ecuación es valida en la región lineal hasta que se llega a
la condición de “pinch off”.
Modelo del transistor JFET
Como:
Vp 
qN D a
2 s
2
Y definiendo
La corriente quedaría:
ID
G0 
2qnZN Da
L
Se llama Conductancia del
canal

2V p V bi  V D  V G 3 / 2 2V p V bi  V G 3 / 2 
 G 0 V D 
(
) 
(
) 
3
Vp
3
Vp


Cuando se llega a saturación (“pinch-off”), la corriente permanece
constante así aumente VD. La corriente quedaría con el valor cuando
VD= VSAT, donde:
V SAT  V p  V bi  V G
Modelo del transistor JFET
Como VD=VSAT, en el inicio de la saturación la corriente de
Saturación se puede calcular haciendo:
V D  V SAT  V p  V bi  V G
La corriente de saturación quedaría:
I SA T

2V p
2V p V bi  V G 3 / 2 
 1V p

 G0 
 V bi  V G 

(
) 
3
3
Vp


 3

Se define voltaje umbral (VT) o voltaje de apagado (“turn-off”), el
voltaje de puerta VG que hace VSAT= 0 y ID = 0, luego:
VT  V G  V bi  V p
Modelo del transistor JFET
La característica de corte se encuentra cuando VSAT=0.
Se define voltaje umbral (VT) o voltaje de apagado o de corte
(“turn-off”), el voltaje de puerta VG que hace VSAT= 0 y ID = 0,
Luego, :
VT  V G  V bi  V p
Observe que la corriente vale cero, si VD=0 y VG=Vbi-Vp
ID

2V p V bi  V D  V G 3 / 2 2V p V bi  V G 3 / 2 
 G 0 V D 
(
) 
(
) 
3
Vp
3
Vp


Conductancia del transistor JFET
Se define la conductancia gd del canal del transistor como:
gd 
I D
VD
V G  const .
Luego gd sería en la zona lineal:

V bi  V D  V G 1 / 2 
g d  G 0 1  (
) ]
Vp


Para VD << (Vbi-VG):

V bi  V G 1 / 2 
g d  G 0 1  (
) ]
Vp


Transconductancia del transistor JFET
Se define la transconductancia gm del transistor como:
gm 
I D
 VG
V D  const .
Luego gm sería en la zona de saturación sería:
gm

V bi  V G 1 / 2 
 G 0 1  (
) ]
Vp


Transistor JFET
-Ejercicio
- Como serían las ecuaciones de corriente para un transistor JFET
tipo P (canal P).
-Cuales serían las capacitancias asociadas al JFET
Descargar

El transistor JFET